主页 > 微型计算 >

8086微机道理教学课件

浏览1574 好评 0 点赞105

  8086微机原理教学课件._教学反思/汇报_教学研究_教育专区。8086

  微型计算机原理及其应用 ——第五章:存储器及其接口 合肥工业大学计算机与信息学院 1 第五章:存储器及其接口 1. 2. 3. 4. 5. 概述 只读存储器ROM 随机存储器RAM 存储器芯片的扩展及其与系统总线的连接 典型的半导体芯片举例 2 第五章:存储器及其接口 1. 概述 2. 只读存储器ROM 3. 随机存储器RAM 4. 存储器芯片的扩展及其与系统总线. 典型的半导体芯片举例 3 第五章:存储器及其接口——概述 存储器是计算机(包括微机)硬件系统的重要组成部分,有了存 储器,计算机才具有“记忆”功能,才能把程序及数据的代码保存 起来,才能使计算机系统脱离人的干预,而自动完成信息处理的功 能。 4 第五章:存储器及其接口——概述 5 第五章:存储器及其接口——概述 ? 存储器的分类 ? 按存储介质分类——磁芯存储器、半导体存储器、光电存储器、磁 膜、磁泡和其它磁表面存储器以及光盘存储器等。 按存取方式分类——随机存储器(内存和硬盘)、顺序存储器(磁带)。 按存储器的读写功能分类——只读存储器(ROM)、随机存储器 (RAM)。 按信息的可保存性分类——非永久记忆的存储器、永久性记忆的存 储器。 按在计算机系统中的作用分类——主存储器、辅助存储器、缓冲存 储器、控制存储器等。 ? ? ? ? 6 第五章:存储器及其接口——概述 ? 存储器的性能指标 存储器系统的三项主要性能指标是【容量】、【速度】和【可靠性】。 ? 存储容量:是存储器系统的首要性能指标,因为存储容量越大,则 系统能够保存的信息量就越多,相应计算机系统的功能就越强; ? 存取速度:直接决定了整个微机系统的运行速度,因此,存取速度 也是存储器系统的重要的性能指标; ? 存储器可靠性:也是存储器系统的重要性能指标。通常用平均故障 间隔时间来衡量。 为了在存储器系统中兼顾以上三个方面的指标,目前在计算机 系统中通常采用三级存储器结构,即使用高速缓冲存储器、主存储 器和辅助存储器,由这三者构成一个统一的存储系统。从整体看, 其速度接近高速缓存的速度,其容量接近辅存的容量,而其成本则 接近廉价慢速的辅存平均价格。 7 第五章:存储器及其接口——概述 ? 微机系统存储体结构 8 第五章:存储器及其接口——概述 ? 存储器的分类 9 第五章:存储器及其接口——概述 ? 半导体存储器 什么叫半导体? 导电性能介于导体与绝缘体之间的材料,叫做半导体. 例如:锗、硅、砷化镓等. 半导体在科学技术,工农业生产和生活中有着广泛的应用.(例如: 电视、半导体收音机、电子计算机等) 半导体的一些电学特性: ①压敏性:有的半导体在受到压力后电阻发生较大的变化. 用途:制成压敏元件,接入电路,测出电流变化,以确定压力的变 化. ②热敏性:有的半导体在受热后电阻随温度升高而迅速减小. 用途:制成热敏电阻,用来测量很小范围内的温度变化. 10 第五章:存储器及其接口——概述 ? 半导体存储器的分类 RAM SRAM DRAM 半导体 存储器 ROM 掩膜ROM PROM EPROM EEPROM Flash ROM 11 第五章:存储器及其接口 1. 概述 2. 只读存储器ROM 3. 随机存储器RAM 4. 存储器芯片的扩展及其与系统总线. 典型的半导体芯片举例 12 第五章:存储器及其接口——只读存储器ROM ? 只读存储器(Read Only Memory,ROM):内容只可读出不可写入,最 大优点是所存信息可长期保存,断电时,ROM中的信息不会消失。主 要用于存放固定的程序和数据,通常用它存放引导装入程序。 RAM SRAM DRAM 半导体 存储器 ROM 掩膜ROM PROM EPROM EEPROM Flash ROM 13 第五章:存储器及其接口——只读存储器ROM ? 掩膜ROM 在出厂前由芯片厂家将 程序写到rom里,以后永远 不能修改。 如图是一个简单的4×4 位的MOS ROM存储阵列, 两位地址输入,经译码后, 输出四条字选择线,每条字 选择线选中一个字,此时位 线的输出即为这个字的每一 位。此时,若有管子与其相 连(如位线),则 相应的MOS管就导通,输出 低电平,表示逻辑“0”;否 则(如位线)输出 高电平,表示逻辑“1”。 (0110、0101、1010、 0000) 14 第五章:存储器及其接口——只读存储器ROM ? 可编程的ROM(Programmable-ROM,PROM) 掩模ROM的存储单元在生产完成之后,其所保存的信息就已经 固定下来了,这给使用者带来了不便。为了解决这个矛盾,设计制造 了一种可由用户通过简易设备写入信息的ROM器件,即可编程的 ROM,又称为PROM。 PROM 的类型有多种,如二极管破坏型PROM存储器,在出厂 时,存储体中每条字线和位线的交叉处都是两个反向串联的二极管的 PN结,字线与位线之间不导通,此时,意味着该存储器中所有的存储 内容均为“1”。如果用户需要写入程序,则要通过专门的PROM写入 电路,产生足够大的电流把要写入“1”的那个存储位上的二极管击穿, 造成这个PN结短路,只剩下顺向的二极管跨连字线和位线,这时,此 位 就意味着写入了“1”。读出的操作同掩模ROM。 除此之外,还有一种熔丝式PROM,用户编程时,靠专用写入电 路产生脉冲电流,来烧断指定的熔丝,以达到写入“1”的目的。 对PROM来讲,这个写入的过程称之为固化程序。由于击穿的二 极管不能再正常工作,烧断后的熔丝不能再接上,所以这种ROM器件 只能固化一次程序,数据写入后,就不能再改变了。 15 第五章:存储器及其接口——只读存储器ROM ? 可擦除可编程ROM(Erasable Programmable ROM,EPROM) EPROM芯片有一个很明显的特征,在其正面的陶瓷封装上,开 有一个玻璃窗口,透过该窗口,可以看到其内部的集成电路,紫外线 透过该孔照射内部芯片就可以擦除其内的数据,完成芯片擦除的操作 要用到EPROM擦除器。一般擦除信息需用紫外线 第五章:存储器及其接口——只读存储器ROM ? 电可擦除可编程ROM (Electronic Erasible Programmable ROM, EEPROM) EEPROM内资料的写入要用专用的编程器,并且往芯片中写内容 时必须要加一定的编程电压(12—24V,随不同的芯片型号而定)。 EEPROM在写入数据时,仍要利用一定的编程电压,此时,只需用厂 商提供的专用刷新程序就可以轻而易举地改写内容,所以,它属于双 电压芯片。借助于EPROM芯片的双电压特性,可以使BIOS具有良好 的防毒功能,在升级时,把跳线开关打至“ON”的位置,即给芯片加 上相应的编程电压,就可以方便地升级;平时使用时,则把跳线开关 打至“OFF”的位置,防止病毒对BIOS芯片的非法修改。 17 第五章:存储器及其接口——只读存储器ROM ? 快擦型存储器(Flash Memory) 快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存 储器,它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存 储器市场。 快擦型存储器具有EEPROM的特点,可在计算机内进行擦除和编 程,它的读取时间与DRAM相似,而写时间与磁盘驱动器相当。快擦 型存储器有5V或12V两种供电方式。对于便携机来讲,用5V电源更为 合适。快擦型存储器操作简便,编程、擦除、校验等工作均已编成程 序,可由配有快擦型存储器系统的中央处理机予以控制。 快擦型存储器可替代EEPROM,在某些应用场合还可取代SRAM, 尤其是对于需要配备电池后援的SRAM系统,使用快擦型存储器后可 省去电池。快擦型存储器的非易失性和快速读取的特点,能满足固态 盘驱动器的要求,同时,可替代便携机中的ROM,以便随时写入最新 版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读 器、各种仪器设备以及计算机的外部设备中。 18 第五章:存储器及其接口 1. 概述 2. 只读存储器ROM 3. 随机存储器RAM 4. 存储器芯片的扩展及其与系统总线. 典型的半导体芯片举例 19 第五章:存储器及其接口——随机存储器RAM ? 随机存储器(Random Access Memory,RAM):在微机系统的工作 过程中,可以随机地对其中的各个存储单元进行读/写操作。 RAM SRAM DRAM 掩膜ROM PROM 半导体 存储器 ROM EPROM EEPROM Flash ROM 20 第五章:存储器及其接口——随机存储器RAM ? 静态随机存储器(Static RAM,SRAM) SRAM其存储电路是以双稳态触发器为基础,只要不掉电,信息 永不会丢失,不需要刷新电路。SRAM的主要性能是:存取速度快、 功耗较大、容量较小。它一般适用于构成高速缓冲存储器(Cache)。 VCC(+5V) X地址 译码线 T2 D0 D0 T7 (I/O) 接Y地址译码器 T8 I/O 21 第五章:存储器及其接口——随机存储器RAM ? 动态随机存储器(Dynamic RAM,DRAM) DRAM是依靠电容来存储信息,电路简单集成度高,但电容漏电,信息会 丢失,故需要专用电路定期进行刷新。DRAM的主要性能是:容量大、功耗较 小、速度较慢。它被广泛地用作内存贮器的芯片。 22 第五章:存储器及其接口 1. 概述 2. 只读存储器ROM 3. 随机存储器RAM 4. 存储器芯片的扩展及其与系统总线. 典型的半导体芯片举例 23 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器的系统结构 一般情况下,一个存储器系统由以下几部分组成。 1. 基本存储单元:一个基本存储单元可以存放一位二进制信息,其内部 具有两个稳定的且相互对立的状态,并能够在外部对其状态进行识别 和改变。不同类型的基本存储单元,决定了由其所组成的存储器件的 类型不同。 2. 存储体:一个基本存储单元只能保存一位二进制信息,若要存放M×N 个二进制信息,就需要用M×N个基本存储单元,它们按一定的规则排 列起来,由这些基本存储单元所构成的阵列称为存储体或存储矩阵。 3. 地址译码器:由于存储器系统是由许多存储单元构成的,每个存储单 元一般存放8位二进制信息,为了加以区分,我们必须首先为这些存储 单元编号,即分配给这些存储单元不同的地址。地址译码器的作用就 是用来接受CPU送来的地址信号并对它进行译码,选择与此地址码相对 应的存储单元,以便对该单元进行读/写操作。存储器地址译码有两种 方式,通常称为单译码与双译码。 单译码:单译码方式又称字结构,适用于小容量存储器。 双译码:双译码结构中,将地址译码器分成两部分,即行译码器(又叫 X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号,Y 译码器输出列地址选择信号,行列选择线交叉处即为所选中的单元。 24 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器的系统结构 4. 片选与读/写控制电路:片选信号用以实现芯片的选择。对于一 个芯片来讲,只有当片选信号有效时,才能对其进行读 /写操作。 片选信号一般由地址译码器的输出及一些控制信号来形成,而读 /写控制电路则用来控制对芯片的读/写操作。 5. I/O电路:I/O电路位于系统数据总线与被选中的存储单元之间, 用来控制信息的读出与写入,必要时,还可包含对I/O信号的驱 动及放大处理功能。 6. 集电极开路或三态输出缓冲器:为了扩充存储器系统的容量,常 常需要将几片RAM芯片的数据线并联使用或与双向的数据线相 连,这就要用到集电极开路或三态输出缓冲器。 7. 其它外围电路:对不同类型的存储器系统,有时,还专门需要一 些特殊的外围电路,如动态RAM中的预充电及刷新操作控制电 路等,这也是存储器系统的重要组成部分。 25 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器的系统结构 CPU 控制信号 M位地址总线 时序/控制 N位数据总线 读写 驱动 器 MAR 地址 译码 器 存储体 MB MDR 26 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器的系统结构 A0 A1 A2 A3 A4 1 地 址 反 向 器 X 1 驱 动 器 2 2 32×32=1024 存储单元 译 码 器 32 32 1 2 31 I/O电路 Y译码器 32 输出 驱动 输入 输出 控制 电路 1 读/写 选片 2 31 32 地址反向器 A 5 A 6 A 7 A8 A 9 27 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 基本存储器芯片模型 在微型系统中,CPU对存储器进行读写操作,首先要由地址总线 给出地址信号,选择要进行读/写操作的存储单元,然后通过控制总线 发出相应的读/写控制信号,最后才能在数据总线上进行数据交换。所 以,存储器芯片与CPU之间的连接,实质上就是其与系统总线)地址线)数据线)控制线 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 基本存储器芯片模型 1. 地址线的位数:从图中可看出地址线的位数决定了芯片内可寻址的单 元数目,如Intel2114(1K×4)有10条地址线,则可寻址的单元数为 1024个;Intel2116(16K×1)有14条地址线,则可寻址的单元数为 16K个。 2. 数据线的根数:RAM芯片的数据线条,静态RAM芯片一般有 4条和8条。若为1条数据线,则称为位片存贮芯片;若有4条数据线, 则该芯片可作为数据的低4位或高4位;若有8条数据线,则该芯片正好 作为一个字节数,其引脚已指定相应数据位的名称。 3. 控制线:RAM芯片的控制引脚信号一般有:芯片选择信号、读/写控 制信号,对动态RAM(DRAM)还有行、列地址选通信号。 29 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 基本存储器芯片模型 存储芯片型号 存储容量 地址线(2K×8B) 6232(4K×8B) 6264(8K×8B) 2732(4K×8B) 1024×1B 1024×4B 1024×8B 2048×8B 4×1024×8B 8×1024×8B 4×1024×8B A0~A9 A0~A9 A0~A9 A0~A10 A0~A11 A0~A12 A0~A14 A0~A11 D0 D0~D3 D0~D7 D0~D7 D0~D7 D0~D7 D0~D7 D0~D7 61256(32K×8B) 32×1024×8B 30 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接 在实际应用中,进行存储器与CPU的连接需要考虑以下几个问 题:①CPU的总线负载能力;②CPU与存储器之间的速度匹配;③ 存储器地址分配和片选;④控制信号的连接。 (1)控制线的连接:即如何用CPU的存储器读写信号同存储器芯片的 控制信号线连接,以实现对存储器的读写操作。 简单系统:CPU读写信号与存储器芯片的读写信号直接相连。 复杂系统:CPU读写信号和其它信号组合后与存储器芯片的读写信 号直接相连。 CPU读信号最终和存储器的读信号相连,CPU写信号最终和存 储器的写信号相连。 31 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接 (2) 数据线的连接:若一个芯片内的存储单元是8位,则它自身就作 为一组,其引脚D0~D7可以和系统数据总线直 接相连。若一组芯片(4个或8个)才能组成8位存储单元的结构,则 组内不同芯片应与不同的数据总线 DIN(DOUT) DIN(DOUT) 2164(7) D6 2164(6) 8086 D0 I/O1 6116 8086 D0 DIN(DOUT) 2164(0) 32 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——存储器芯片分组 位扩展(加大字长) [例] 用8个16K×1bit芯片组成16K×8bit的存储器。 CS CS CS … 16K×1 A0 A13 D0 D1 D2 D7 WE 16K×1 WE D2 WE D1 D0 CS WE D7 … … 33 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接 (3) 地址线的连接:将用以“字选”的低位地址总线直接与存贮芯片 的地址引脚相连,将用以“片选”的高位地址总线~A0 8086 2732 A10~A0 A10~A0 6116 可以根据所选用的半导体存储器芯片地址线的多少,把CPU的地址线分为芯片 外(指存储器芯片)地址和芯片内的地址,片外地址经地址译码器译码后输出。作 为存储器芯片的片选信号,用来选中CPU所要访问的存储器芯片。片内地址线直 接接到所要访问的存储器芯片的地址引脚,用来直接选中该芯片中的一个存储单 元。对4K×8b的2732而言,片外地址线而言,片外地址线,片内地址线 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接 字扩展(扩大地址) A14 A15 译 码 器 CS 1 2 CS 3 CS A0 CS … … … A13 WE D0 D1 D2 D3 D 0 ~ D3 WE WE D 0 ~ D3 WE … 16K×4 16K×4 16K×4 D 0 ~ D3 16K×4 WE D 0 ~ D3 35 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接 组成一个存储系统通常是由多个存储芯片组成。CPU每次访问 内存只能对一个存储单元进行读或写,这个单元位于某个芯片中 或一组芯片中。因此,首先要找到这个或这组芯片,这就是所谓 的片选问题。换句话说,就是每当CPU访问内存,如何产生相应芯 片的片选信号。指定一个存贮单元是由CPU给出的地址来决定的, 硬件寻址的方法是将地址总线分成两部分。一部分直接送入芯片 进行“片内地址译码”,确定片内单元的位置;另一部分送入译 码器进行“片外地址译码”产生片选信号。 通常我们有三种片选方法:线选法、全译码法、部分译码法。 36 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——线选法 在剩余的高位地址总线中,任选一位作为片选信号直接与存 贮芯片的CS引脚相连,这种方式就称为线选法。其特点是无需译 码器,但有较多的地址重叠区。该方法适用于存储器容量不大, 所使用的存储芯片数量不多,而CPU寻址空间远远大于存储器容 量。 A ~A 0 9 (1) 1KB (2) 1KB (3 ) 1KB (4 ) 1KB CS CS CS CS A10 A11 A11 A13 37 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——线位的存储器系统。 求每块芯片的地址范围。 地址总线 RAM CS RAM 2KB CS RAM 2KB CS RAM 2KB CS CS 2KB 2KB (2) (1) (3) (4) (5) D0--D7 数据总线 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——线------------A0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 地 址范围 7800H 7FFFH B800H BFFFH C800H CFFFH E800H EFFFH F000H F7FFH 存储器5 地址范围 } } } } } 存储器4 地址范围 存储器3 地址范围 存储器2 地址范围 存储器1 地址范围 39 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——线 ????????? ????????? ????????? ????????? ????????? ????????? ????????? ????????? ????????? ????????? A15 A14 A13 A 12 A11 A10------------A0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 地 址范围 ?7FFFH ?B800H ?BFFFH ?C800H ?CFFFH ?E800H ?EFFFH ?F000H ?F7FFH ?7800H 40 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——全译码法 除去与存储芯片直接相连的低位地址总线之外,将剩余的地址总线全部送 入“片外地址译码器”中进行译码的方法就称为全译码法。其特点是物理地址 与实际存储单元一一对应,但译码电路复杂。 A0~A12 8KB (1) CS A13~A15 8KB (2) CS 8KB (8) CS 3-8 译码器 Y0 Y1 Y7 41 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——全译码法 例5-2:用16片Intel6232(4K×8)组成64K×8位的存储器系统。 求每块芯片的地址范围。 A0---A11 地址总线 CS . . . . 4KB (1) CS 4KB (2) ……. CS 4KB (16) Y15 D0---D7 数据总线 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——全译码法 A15 A14 A13 A 12 A11 A10---------A0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 地 址范围 存储器1 地址范围 存储器2 地址范围 存储器3 地址范围 0 Y1 0000H--0FFFH 0 Y2 1000H--1FFFH 0 Y3 2000H--2FFFH 1 1 1 1 1 1 0 1 1 1 0 1 0 0 0 0 0 0 0 Y14 D000H--DFFFH 0 Y15 E000H--EFFFH 0 Y16 F000H--FFFFH 存储器14 地址范围 存储器15 地址范围 43 存储器16 地址范围 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——部分译码法 除去与存储芯片直接相连的低位地址总线之外,剩余的部分不是全部参与 译码的方法就称为部分译码。其特点是译码电路比较简单,但出现“地址重叠 区”,一个存贮单元可以由多个地址对应。 44 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——部分译码法 例5-3:用8片Intel6116(2K×8)组成16K×8位的存储器系统。 求每块芯片的地址范围。 A0---A10 地址总线 中任三根 译 码 器 Y0 Y1 CS 2KB (1) CS 2KB (2) . . . . Y7 …….. CS 2KB (8) D0---D7 数据总线 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——地址译码器 将CPU与存储器连接时,首先根据系统要求,确定存储器芯片地址范围, 然后进行地址译码,译码输出送给存储器的片选引脚CS。能够进行地址译码功 能的部件叫做地址译码器。常见的地址译码器如74LS138电路。 46 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——地址译码器 如图给出了该译码器的引脚和译码 逻辑框图。由图可看到,译码器74LS138 的工作条件是控制端G1=1,G2A*=0,G2B*=0, 译码输入端为C、B、A,故输出有八种状 态,因规定CS*低电平选中存储器,故译码 器输出也是低电平有效。当不满足编译条件 时,74LS138输出全为高电平,相当于译码 器未工作。74LS138的线 A B Y5 Y0 Y7 47 C 第五章:存储器及其接口——存储器芯片的扩展与连接 ? 存储器芯片与CPU的连接——地址译码器 G1 1 1 1 1 1 1 1 1 G2 A 0 0 0 0 0 0 0 0 G2 B 0 0 0 0 0 0 0 0 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 译码输出 Y0 =0,其余为1 Y1 =0,其余为1 Y2 =0,其余为1 Y3 =0,其余为1 Y4 =0,其余为1 Y5 =0,其余为1 Y6=0,其余为1 Y 7=0,其余为1 不是上述情况 × × × Y0 ~ Y 7 全为1 48 第五章:存储器及其接口 1. 概述 2. 只读存储器ROM 3. 随机存储器RAM 4. 存储器芯片的扩展及其与系统总线. 典型的半导体芯片举例 49 第五章:存储器及其接口——典型的半导体芯片举例 ? SRAM芯片HM6116 6116芯片的容量为2 K×8 bit,有2048个存储单元,需11根地址线根 用于行地址译码输入,4根用于列译码地址输入,每条列线个存储体。6116的控制线有三条,片选CS、 输出允许OE和读写控制WE。 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D 0 D 1 D 2 GND 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 V C C A 8 A 9 WE OE A 10 A 4 行 译 码 128×128 存储矩阵 … … … A 10 CS D 7 A 3 CS WE 控制逻辑 OE … D 7 D 6 D 5 D 4 D 3 D 0 列译码 A 0 … 输入 数据 列I/O … … … 50 第五章:存储器及其接口——典型的半导体芯片举例 ? SRAM芯片HM6116 Intel 6116存储器芯片的工作过程如下: 读出时,地址输入线送来的地址信号经地址译码器 送到行、列地址译码器,经译码后选中一个存储单元(其中有8个 存储位),由CS、OE、WE构成读出逻辑(CS=0,OE=0, WE=1),打开右面的8个三态门,被选中单元的8位数据经I/O电 路和三态门送到D7~D0输出。写入时,地址选中某一存储单元的 方法和读出时相同,不过这时CS=0,OE=1,WE=0,打开左边 的三态门,从D7~D0端输入的数据经三态门和输入数据控制电路 送到I/O电路,从而写到存储单元的8个存储位中。当没有读写操 作时,CS=1,即片选处于无效状态,输入输出三态门至高阻状 态,从而使存储器芯片与系统总线 第五章:存储器及其接口——典型的半导体芯片举例 ? DRAM芯片2164 NC D IN D IN D OUT WE RAS A 7 A 0 RAS CAS WE A 0 A 2 A 1 V DD 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 V SS CAS D OUT A 6 A 3 A 4 A 5 A 7 A 7~ A 0 地址输入 CAS RAS 列地址选通 行地址选通 写允许 + 5V 地 … WE V DD V SS 52 第五章:存储器及其接口——典型的半导体芯片举例 ? DRAM芯片2164 DRAM芯片2164A的容量为64 K×1 bit,即片内有65 536个存储单元,每个单元只有1位数据,用8片2164A才能 构成64 KB的存储器。若想在2164A芯片内寻址64 K个单 元,必须用16条地址线。但为减少地址线引脚数目,地址线 又分为行地址线和列地址线,而且分时工作,这样DRAM对 外部只需引出8条地址线。芯片内部有地址锁存器,利用多 路开关,由行地址选通信号RAS(Row Address Strobe), 把先送来的8位地址送至行地址锁存器,由随后出现的列地 址选通信号CAS(Column Address Strobe)把后送来的8 位地址送至列地址锁存器,这8条地址线也用手刷新,刷新 时一次选中一行,2 ms内全部刷新一次。Intel 2164A的内 部结构示意图如图所示。 53 第五章:存储器及其接口——典型的半导体芯片举例 ? DRAM芯片2164 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 128× 128 存储矩阵 8位 地址 锁存器 128读出放大器 1/128 列译码 128读出放大器 128× 128 存储矩阵 1/128 行 译码器 1/128 行 译码器 128× 128 存储矩阵 128读出放大器 1/128 列译码 128读出放大器 128× 128 存储矩阵 1/4 I/O 门 V DD V SS 输 出 缓冲器 D OUT RAS CAS WE D IN 行时钟 缓冲器 列时钟 缓冲器 写允许 时 钟 缓冲器 数据输入 缓 冲 器 54 第五章:存储器及其接口——典型的半导体芯片举例 ? DRAM芯片2164 图中64 K存储体由4个128×128的存储矩阵组成,每个 128×128的存储矩阵,由7条行地址线条列地址线进行选择, 在芯片内部经地址译码后可分别选择128行和128列。锁存在行 地址锁存器中的七位行地址RA6~RA0同时加到4个存储矩阵上, 在每个存储矩阵中都选中一行,则共有512个存储电路可被选中, 它们存放的信息被选通至512个读出放大器,经过鉴别后锁存或 重写。锁存在列地址锁存器中的七位列地址CA6~CA0(相当于地 址总线),在每个存储矩阵中选中一列,然后经过4选1 的I/O门控电路(由RA7、CA7控制)选中一个单元,对该单元进行 读写。2164A数据的读出和写入是分开的,由 WE信号控制读写。 当WE为高时,实现读出,即所选中单元的内容经过三态输出缓 冲器在DOUT脚读出。而WE当为低电平时,实现写入,DIN引脚 上的信号经输入三态缓冲器对选中单元进行写入。2164A没有片 选信号,实际上用行选RAS、列选CAS信号作为片选信号。 55 第五章:存储器及其接口——典型的半导体芯片举例 ? EPROM芯片2732A 4K?8位 存取时间为200ns、250ns; (1)引脚功能: 24脚,图5-12(a) 地址线 数据线 控制线条,-CE(片选)-OE:输出允许(复用) 电气引脚:3条,Vcc(+5V),GND(地) Vpp(+21V),编程高压,与-OE引脚复用。 56 第五章:存储器及其接口——典型的半导体芯片举例 ? EPROM芯片2732A (2)工作方式:6种 (1)读方式: 当地址有效后,-CE和-OE同时有效,读 (2)待用方式: -CE无效时,保持状态,输出高阻,-OE不起作用,自动进入 低功耗(125mA降到35mA) (3)编程方式: -OE/Vpp引脚加21V高压时,进入编程方式。 编程地址送地址引脚,数据引脚输入8位编程数据,地址和 数据稳定后,-CE端加1个低有效的50ms~55ms编程脉冲(直流 信号不起作用),写入1个单元。然后可换地址、数据写第2个单 元。 57 第五章:存储器及其接口——典型的半导体芯片举例 ? EPROM芯片2732A (2)工作方式:6种 (4)编程禁止方式: -OE/Vpp加21V高压,-CE加高电平,禁止编程,输出高阻。 (5)输出禁止方式: -CE有效,-OE加高电平,禁止输出,数据线)Intel标识符方式: A9引脚加高压,-CE、-OE有效时,可从数据线上读出制造厂 和器件类型的编码。 58 第五章:存储器及其接口——典型的半导体芯片举例 例:有一个8086CPU与半导体芯片的接口如图所示,其中存储器芯片 #1~#8为SRAM芯片6116(2KB);#9~#16为EPROM芯片2732(4KB)。 试分析该接口电路的工作特性,计算RAM区和ROM区的地址范围(内存 为字节编址)。 59 第五章:存储器及其接口——典型的半导体芯片举例 (1)奇偶体的分配: 单号为偶体(由A0=0选择,接D7~D0),双号为奇体(由BHE选择*,接 D15~D8);(8086要求) 60 第五章:存储器及其接口——典型的半导体芯片举例 (2)地址锁存器的实现:3片74LS373对双重总线位地址和BHE*信号 进行锁存。 373的G接CPU的ALE,下降沿锁存T1时刻发出的20位地址和BHE*信号 373的OE*接地,始终输出 61 第五章:存储器及其接口——典型的半导体芯片举例 (3)数据收发器的实现:2片74LS245对双重总线的使能端G*接CPU的DEN*,=0时表示数据允许 245的方向端DIR接CPU的DT/R*,=1表示A→B;=0,表示B→A 62 第五章:存储器及其接口——典型的半导体芯片举例 地址范围(以#1为例) A19~A16 A15 0 A14 A13 A12 C B A 0 0 0 A11~A1 A0 0 ×××× 63 第五章:存储器及其接口——典型的半导体芯片举例 地址范围(以#2为例) A19~A16 A15 0 A14 A13 A12 C B A 0 0 0 A11~A1 A0 1 ×××× 64 第五章:存储器及其接口——典型的半导体芯片举例 ? 其它芯片地址范围计算过程同上。#3、#5、#7由#17分析; #4、 #6、#8由#18分析。则可得各芯片地址范围为: ? #1:00000H~00FFFH中的偶地址区 ? #2:00000H~00FFFH中的奇地址区 ? #3:01000H~01FFFH中的偶地址区; ? #4:01000H~01FFFH中的奇地址区; ? #5:02000H~02FFFH中的偶地址区; ? #6:02000H~02FFFH中的奇地址区; ? #7:03000H~03FFFH中的偶地址区: ? #8:03000H~03FFFH中的奇地址区; 65 第五章:存储器及其接口——典型的半导体芯片举例 由1片74LS138(#19)实现。译码特点:全译码,片内地址线为例) A19~A16 1111 A15 A14 A13 C B A 1 1 1 A12~A1 A0 0 66 第五章:存储器及其接口——典型的半导体芯片举例 地址范围(以#10为例) A19~A16 A15 A14 A13 C B A A12~A1 A0 1111 1 1 1 1 67 第五章:存储器及其接口——典型的半导体芯片举例 ? ? ? ? ? ? ? ? ? 其它芯片地址范围计算过程同上。则可得各芯片地址范围为: #9 : FE000H~FFFFFH中的偶地址区 #10: FE000H~FFFFFH中的奇地址区 #11: FC000H~FDFFFH中的偶地址区; #12: FC000H~FDFFFH中的奇地址区; #13: FA000H~FBFFFH中的偶地址区; #14: FA000H~FBFFFH中的奇地址区; #15: F8000H~F9FFFH中的偶地址区: #16: F8000H~F9FFFH中的奇地址区; 68 第五章:存储器及其接口——总结 1. 半导体存储器的基本知识,要求达到“识记”层次。 a. b. c. d. SRAM、DRAM、EPROM和ROM的区别。 半导体存储器芯片的主要性能指标。 半导体存储器的基本结构。 内存储器中的数据组织。 2. 存储器接口的基本技术。 a. 典型的3~8译码器芯片74LS138的应用,要求达到“综合应用”层 次。 b. 采用基本门电路实现内存储器的片选,要求达到“综合应用”层次。 c. 存储空间的地址分配和片选技术,要求达到“综合应用”层次。 3. 典型的半导体存储器芯片,要求达到“了解”层次。 a. 典型的SRAM芯片6116的外特性——各引脚的功能。 b. 典型的DRAM芯片2164的外特性——各引脚的功能。 c. 典型的EPROM芯片2732的外特性——各引脚的功能。 69

本站文章于2019-11-22 17:52,互联网采集,如有侵权请发邮件联系我们,我们在第一时间删除。 转载请注明:8086微机道理教学课件
已点赞:105 +1

上一篇:

下一篇:



关于我们

  • 关于我们
  • 品牌介绍
  • 诚聘英才
  • 联系我们

学生/家长

  • 帮我选学校
  • 帮我选专业
  • 投诉/建议

教育机构

  • 如何合作
  • 联系方式

其他

  • 投稿合作
  • 权利声明
  • 法律声明
  • 隐私条款
全国统一客服电话
4006-023-900
周一至周六 09:00-17:00 接听
IT培训联盟官方公众号
扫描访问手机版
家电维修|北京赛车pk10